English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 8557/14866 (58%)
造訪人次 : 1402011      線上人數 : 2064
RC Version 6.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋
    主頁登入上傳說明關於CHUR管理 到手機版


    請使用永久網址來引用或連結此文件: http://chur.chu.edu.tw/handle/987654321/34736


    題名: PARAMETER STUDY TO THE INTERPOSER STRESS ANALYSIS OF FINE PITCH 3-D STACK PACKAGE
    作者: 陳精一
    Chen, Ching-I
    貢獻者: 機械工程學系
    Mechanical Engineering
    關鍵詞: 3-D STACK PACKAGE;TAGUCHI METHOD;TSV
    日期: 2010
    上傳時間: 2014-06-27 03:02:15 (UTC+8)
    摘要: Through-Silicon Vias (TSVs) have recently aroused much interest because it is a key enabling technology for three-dimensional (3-D) integrated circuit stacking and silicon interposer technology. In this study, a 3-D 1/8th symmetrical nonlinear finite elem
    顯示於類別:[機械工程學系] 研討會論文

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    s_M211_0255.pdf27KbAdobe PDF97檢視/開啟


    在CHUR中所有的資料項目都受到原著作權保護.


    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋