PARAMETER STUDY TO THE INTERPOSER STRESS ANALYSIS OF FINE PITCH 3-D STACK PACKAGE

Chung-Hua University Repository > 工學院 > 機械工程學系 > 研討會論文 > Item 987654321/34736

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://chur.chu.edu.tw/handle/987654321/34736

题名:	PARAMETER STUDY TO THE INTERPOSER STRESS ANALYSIS OF FINE PITCH 3-D STACK PACKAGE
作者:	陳精一 Chen, Ching-I
贡献者:	機械工程學系 Mechanical Engineering
关键词:	3-D STACK PACKAGE;TAGUCHI METHOD;TSV
日期:	2010
上传时间:	2014-06-27 03:02:15 (UTC+8)
摘要:	Through-Silicon Vias (TSVs) have recently aroused much interest because it is a key enabling technology for three-dimensional (3-D) integrated circuit stacking and silicon interposer technology. In this study, a 3-D 1/8th symmetrical nonlinear finite elem
显示于类别:	[機械工程學系] 研討會論文

文件中的档案:

档案	描述	大小	格式	浏览次数
s_M211_0255.pdf		27Kb	Adobe PDF	97	检视/开启

在CHUR中所有的数据项都受到原著作权保护.