為了改善互補式金氧半電晶體的特性，用來取代n+/p+多晶矽閘極的金屬材料之功函數必須接近矽材料的導帶與價帶。閘極後製(Gate Last)的製程方式巳被提出可抑制在高溫摻雜活化後，所導致的功函數偏移與高介電係數介電層 的退化。然而，閘極後製卻因製程步驟繁雑，因而導致電路設計與操作範圍限制。因此，如果傳統的閘極先製(Gate First)的方式，在摻雜活化的製程中能夠同時抑制功函數偏移與高介電係數介電層的等效氧化層厚度(Effective Oxide Thickness, EOT)增加，那麼閘極先製的方式將 To improve the performance of complementary metal-oxide-semiconductor (CMOS) devices, it is necessary to use a pair of metals with work functions that are near the conduction-band and valence-band edges of silicon to replace conventional n+/p+ poly-Si gat
